UISRC工程师学习站's Archiver
首页
›
AMD-FPGA
› 关于时钟clocking wizard的使用
challenge-wxg
发表于 2019-11-18 15:55:44
关于时钟clocking wizard的使用
输入时钟为100MHZ,生成了10mhz100mhz 200mhz 的三个时钟,为什么会有一个报警呢,在report中的显示为
这是什么意思呢?
uisrc
发表于 2019-11-18 19:01:25
clock2 和 clock3存在多周期约束,从慢时钟到快时钟,默认分析不能满足要求,这个不是必然时序满足不了,而是可能软件无法正确判断,你可以看我关于多周期约束的时序约束文章。
https://www.uisrc.com/portal.php?mod=view&aid=284
页:
[1]
查看完整版本:
关于时钟clocking wizard的使用