关于PL和PS时钟的问题
搭建zynq最小系统时,可以在PS上设置clock configuration——PL fabric clocks——FCLK_CLK,看了zynq的手册可以发现这个时钟是PS产生经过PLL分频之后得到的,那么这个时钟到底属于PL还是属于PS呢?为什么由PS产生但在设置时确在PL一栏下呢?我在使用AXI总线时需要把这个时钟信号接到AXI总线的GPIO口上,为什么要使用这个时钟呢?PL不是也有晶振产生的时钟输入吗?求解答~
就是标成黄色的那个时钟信号 时钟是PS产生提供给PL使用的,当然是给PL用的 msxbo 发表于 2019-10-25 21:11
时钟是PS产生提供给PL使用的,当然是给PL用的
那为什么不使用PL自身的时钟呢?要特意用PS端产生的 PL自带也可以啊,这样不是多了外部时钟了吗?能省一个就省一个,开发板都是带外部时钟的,底板上有 msxbo 发表于 2019-10-27 10:17
PL自带也可以啊,这样不是多了外部时钟了吗?能省一个就省一个,开发板都是带外部时钟的,底板上有
问一下 ,你们提供的PS和PL通过BRAM通信的例子中,wrapper文件中引用了PS端的FCLK_CLK0时钟,但是在wrapper文件中却没有定义这个信号,在直接进行了引用,类似的还有复位信号,请问这个时钟和复位信号是不是不需要定义直接可以这么用,如下图,会有蓝色的提示没有定义。 还有个问题,数据从PS端通过AXI总线通过寄存器输出到PL端,我可以在PL端修改寄存器的值再通过AXI总线写回PS端吗?可以的话大概需要怎么进行呢?希望老师能指点一下,谢谢。 给PL用的,只是是PS产生,这是PS和PL都可以公用一个时钟源
页:
[1]