首页 › Verilog › 求助 ：复位信号产生方法二：同步复位

wugz89 发表于 2016-10-24 19:20:20

求助 ：复位信号产生方法二：同步复位

initial
begin
rst_n_i=1;
@（negedge clk_i)
rst_n_i=0;
#100; //固定时间复位
repeat(10) @（negedge clk_i); //固定周期数复位
@（negedge clk_i)
rst_n_i=1;
end
这段程序中
repeat(10) @（negedge clk_i);
@（negedge clk_i)
rst_n_i=1;是什么意思？目的是什么！没搞明白

uisrc 发表于 2016-10-24 19:20:21

@（negedge clk_i) 就是运行一个时钟周期
所以 首先rst_n_i=1;
@（negedge clk_i)//运行一个时钟周期
rst_n_i=0;//低电平复位
repeat(10) @（negedge clk_i); //运营10个周期
@（negedge clk_i)//再运行一个时钟周期
rst_n_i=1;//高电平

Yeran 发表于 2016-11-2 23:02:52

仿真开始时给rst_n_i一个初始值    走时钟之后改为0进行复位若干周期 再改回1模块开始正常工作

查看完整版本: 求助 ：复位信号产生方法二：同步复位