2-3-25 RGB转HDMI显示方案

软件版本：VIVADO2021.1

操作系统：WIN10 64bit

硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA

登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！

1 概述

本实验通过FPGA内部资源实现HDMI协议，使用HDMI直接驱动HDMI接口显示器,这是成本非常低廉的一种方案，可以实现HDMI输出1080P@60fps的视频图像。本实验需要用到前面课程中的VTC模块产生视频时序，以及TPG模块产生测试图形。关于VTC视频时序参数的设置，读者可以阅读前面VTC相关的课程内容。

2 系统框图

3 顶层调用接口源码

关于VTC ip 和TPG ip的源码在前文中已经给出，这里我们主要看下顶层调用接口以及PLL部分设置。

/*************HDMI 视频输出测试************* --版本号1.1 --使用VTC产生视频时序 --使用TPG产生测试图像数据 --使用HDMI输出IP，把RGB数据转为HDMI数据输出 *********************************************************************/ `timescale 1ns / 1ns //仿真时间刻度/精度 module display ( input  I_sysclk,       //系统时钟输入 output O_hdmi_clk_p,     //HDMI输出时钟P端 output O_hdmi_clk_n,     //HDMI输出时钟N端 output [2:0]O_hdmi_tx_p, //HDMI输出数据P端 output [2:0]O_hdmi_tx_n  //HDMI输出数据N端 ); wire vtc_rst,vtc_clk,vtc_vs,vtc_hs,vtc_de;//vid 视频相关信号 wire pclkx1,pclkx5,locked;//HDMI输出需要2个时钟，pclkx1是和内部视频同步的时钟，pclkx5是HDMI IP内部用于产生输出数据和输出时钟 wire [7 :0] rgb_r ,rgb_g ,rgb_b;// 定义寄存器保存图像的颜色数据 assign vtc_clk = pclkx1; // 内部像素时钟 assign vtc_rstn = locked; //用PLL 的LOCK信号复位 //MMCM/PLL时钟管理IP 输出 pclkx1和pclkx5以及locked信号 clk_wiz_0 clk_wiz0_inst(.clk_out1(pclkx1),.clk_out2(pclkx5),.locked(locked),.clk_in1(I_sysclk)); //例化HDMI输出IP，把TPG产生的测试图像经过HDMI输出 uihdmitx # ( .FAMILY("7FAMILY")  //选择芯片所支持的系列"7FAMILY" "UFAMILY"    ) uihdmitx_inst ( .I_rstn(locked),//复位 .I_hs(vtc_hs), //hs信号 .I_vs(vtc_vs), //vs信号 .I_de(vtc_de),//de信号 .I_rgb({rgb_r,rgb_g,rgb_b}), //RGB数据 .I_pclkx1(pclkx1), //像素时钟 .I_pclkx2_5(1'b0), //2.5倍像素时钟，只有UFAMILY需要 .I_pclkx5(pclkx5), //5倍像素时钟 .O_hdmi_tx_clk_p(O_hdmi_clk_p), //HDMI时钟输出P端 .O_hdmi_tx_clk_n(O_hdmi_clk_n), //HDMI时钟输出N端 .O_hdmi_tx_p(O_hdmi_tx_p),      //HDMI输出数据P端 .O_hdmi_tx_n(O_hdmi_tx_n)       //HDMI输出数据N端 ); uivtc# ( .H_ActiveSize(1280),          //视频时间参数,行视频信号，一行有效(需要显示的部分)像素所占的时钟数，一个时钟对应一个有效像素 .H_FrameSize(1280+88+44+239), //视频时间参数,行视频信号，一行视频信号总计占用的时钟数 .H_SyncStart(1280+88),        //视频时间参数,行同步开始，即多少时钟数后开始产生行同步信号 .H_SyncEnd(1280+88+44), //视频时间参数,行同步结束，即多少时钟数后停止产生行同步信号，之后就是行有效数据部分 .V_ActiveSize(720),           //视频时间参数,场视频信号，一帧图像所占用的有效(需要显示的部分)行数量，通常说的视频分辨率即H_ActiveSize*V_ActiveSize .V_FrameSize(720+4+5+28),     //视频时间参数,场视频信号，一帧视频信号总计占用的行数量 .V_SyncStart(720+4),          //视频时间参数,场同步开始，即多少行数后开始产生场同步信号 .V_SyncEnd (720+4+5)      //视频时间参数,场同步结束，即多少行数后停止产生场同步信号，之后就是场有效数据部分 ) uivtc_inst ( .I_vtc_clk(vtc_clk),  //系统时钟 .I_vtc_rstn(vtc_rstn),//系统复位 .O_vtc_vs(vtc_vs),    //场同步输出 .O_vtc_hs(vtc_hs),    //行同步输出 .O_vtc_de_valid(vtc_de),      //视频数据有效 .O_vtc_user(),     //满足stream时序产生 user 信号,用于帧同步 .O_vtc_last()      //满足stream时序产生 later 信号,用于每行结束 ); uitpg uitpg_inst    ( .I_tpg_clk(vtc_clk),   //系统时钟 .I_tpg_rstn(vtc_rstn), //系统复位 .I_tpg_vs(vtc_vs),     //图像的vs信号 .I_tpg_hs(vtc_hs),     //图像的hs信号 .I_tpg_de(vtc_de),     //de数据有效信号 .O_tpg_vs(),//和vtc_vs信号一样 .O_tpg_hs(),//和vtc_hs信号一样 .O_tpg_de(),//和vtc_de信号一样       .O_tpg_data({rgb_r,rgb_g,rgb_b})//测试图像数据输出          ); endmodule

以上源码中，关键有2个地方需要设置好

3.1 PLL时钟设置

对于PLL的设置需要产生1:5的时钟，对于演示demo中720P的设置如下：

3.2 VTC参数设置

关于VTC参数设置具体阅读前面课程video timing controller相关内容，这里针对75M的PCLK参数如下：

.H_ActiveSize(1280), .H_FrameSize(1280+88+44+239), .H_SyncStart(1280+88), .H_SyncEnd(1280+88+44), .V_ActiveSize(720), .V_FrameSize(720+4+5+28), .V_SyncStart(720+4), .V_SyncEnd (720+4+5)

3.3 HDMI输出IP

为了能够输出测试图像，需要调用HDMI IP，这个IP是开源的。由于本文不计划对HDMI IP进行分析，这里只给出调用方法。

在参数接口中，输入"7FAMILY"代表支持7系列的FPGA,如果输入"UFAMILY"代表支持ultrascale或者ultrascale+的FPGA.

PCLKX1_i代表像素时钟；

PCLKX2_5_i代表2.5倍的像素时钟，这个时钟仅在使用ultrascale或者ultrascale+的FPGA.的时候需要配置；

PCLKX5_i代表5倍的像素时钟；

//例化HDMI输出IP，把TPG产生的测试图像经过HDMI输出 uihdmitx # ( .FAMILY("7FAMILY")  //选择芯片所支持的系列"7FAMILY" "UFAMILY"    ) uihdmitx_inst ( .I_rstn(locked),//复位 .I_hs(vtc_hs), //hs信号 .I_vs(vtc_vs), //vs信号 .I_de(vtc_de),//de信号 .I_rgb({rgb_r,rgb_g,rgb_b}), //RGB数据 .I_pclkx1(pclkx1), //像素时钟 .I_pclkx2_5(1'b0), //2.5倍像素时钟，只有UFAMILY需要 .I_pclkx5(pclkx5), //5倍像素时钟 .O_hdmi_tx_clk_p(O_hdmi_clk_p), //HDMI时钟输出P端 .O_hdmi_tx_clk_n(O_hdmi_clk_n), //HDMI时钟输出N端 .O_hdmi_tx_p(O_hdmi_tx_p),      //HDMI输出数据P端 .O_hdmi_tx_n(O_hdmi_tx_n)       //HDMI输出数据N端 );

4 FPGA工程

fpga工程的创建过程不再重复，如有不清楚的请看前面实验

米联客的代码管理规范,在对应的FPGA工程路径下创建uisrc路径，并且创建以下文件夹

01_rtl:放用户编写的rtl代码

02_sim:仿真文件或者工程

03_ip:放使用到的ip文件

04_pin:放fpga的pin脚约束文件或者时序约束文件

05_boot:放编译好的bit或者bin文件(一般为空)

06_doc:放本一些相关文档(一般为空)

5 下载演示

下载程序前，先确保FPGA工程已经编译。

5.1 硬件连接

（该教程为通用型教程，教程中仅展示一款示例开发板的连接方式，具体连接方式以所购买的开发板型号以及结合配套代码管脚约束为准。）

请确保下载器和开发板已经正确连接，并且开发板已经上电。(注意JTAG端子不支持热插拔，而USB接口支持，所以在不通电的情况下接通好JTAG后，再插入USB到电脑，之后再上电，以免造成JTAG IO损坏)

5.2 运行结果

显示器循环输出测试图形