zynq vdma的时钟问题

在进行VDMA图像开发时，发现例程里VDMA的时钟频率为100M，但Vid-out IP的时钟频率为74.5M，我想把VDMA的时钟频率改成74.5M，修复Timing问题。通过clocking wizard输出74.5M时钟，但是在SDK运行时会发现无法终止程序运行的错误，请问这是什么原因造成的？以下是截图

问题已解决