关灯
请选择 进入手机版 | 继续访问电脑版
开启左侧

关于以太网RGMII接口和IDELAYE2 原语

[复制链接]
hehe 发表于 2019-9-30 11:37:19 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
 
请教版主,教程里写的以太网RGMII  RX接口需要加 IDELAYE2 原语且设置延迟值为14;但是B50610  PHY芯片输出给FPGA的RGMII  RX接口默认情况下时钟的采样边沿已经在数据窗口的中心位置了,即默认已经是DDR源同步中心对齐了;为什么还要在 RGMII_RXD 和 RGMII_CTL 进入FPGA后加入 IDELAYE2 原语呢?直接用 RGMII_RX_CLK来采样 RGMII_RXD 和 RGMII_CTL 不行吗?
 

精彩评论4

正序浏览
msxbo 发表于 2019-9-30 21:50:56 | 显示全部楼层
 
不行的,还是需要用idelay进行微调
越努力越幸运!加油!
 
hehe 发表于 2019-10-11 11:12:14 | 显示全部楼层
 
msxbo 发表于 2019-9-30 21:50
不行的,还是需要用idelay进行微调

为了满足路径的时序约束的要求吗?
 
 楼主| msxbo 发表于 2019-11-4 21:37:46 | 显示全部楼层
 
不是未来满足约束,约束无法精确调整,但是idelay可以精确调整时序
越努力越幸运!加油!
 
expjwt 发表于 2020-5-22 22:46:44 | 显示全部楼层
 
msxbo 发表于 2019-11-4 21:37
不是未来满足约束,约束无法精确调整,但是idelay可以精确调整时序

在IP核目录下的 xdc中修改了idelay,怎么让它重新编译呢?直接generate bitstream貌似是不触发IP核的重新编译的;而如果reset一下IP核,idelay就又变成默认值了。
 
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

排行榜
  • 7035 GTX自协议首发实现一:看前必读(1)设计中,GTX只传输数据,不走协议(例如HDMI
    1210
  • 作者专栏

    关注我们:微信公众号

    官方微信

    官方微信

    客服热线:

    0519-80699907

    公司地址:常州溧阳市天目云谷3号楼北楼2楼

    运营中心:常州溧阳市天目云谷3号楼北楼2楼

    邮编:213300 Email:270682667#qq.com

    Copyright   ©2019-2026  米联客uisrc内容版权归©UISRC.COM技术支持:UISRC.COM  备案号:苏ICP备19046771号