(一)System Generator 之 优势与配置

FPGA在数字图像处理、音频、视频等多媒体处理方面应用广泛，因为其资源丰富，性能优越，采用并行处理方式，在数字信号处理领域具有很大的优势，采用FPGA设计灵活，程序和模块可移植性强，这样就可以缩短设计周期，减小硬件投资风险，因此FPGA技术将会越来越广泛地应用到多媒体处理领域。

概述：

SystemGenerator是Xilinx公司的系统级建模工具，在很多方面扩展了MathWorks公司的Simulink平台，有MATLAB仿真建模经验的朋友们在这里便很好入门，而且本身建模工具也不是很难，初学者也可以很好的入门。System Generator for DSP 是业界领先的高级工具，用于设计采用Xilinx All Programmable 器件的高性能 DSP 系统。与传统 RTL 相比，System Generator for DSP（DSP 系统生成器）可显著减少创建生产质量级 DSP 算法的时间。

• 利用业内最先进的 FPGA 开发高度并行的系统
• 利用 Simulink® 和 MATLAB®（Mathworks 公司）提供系统建模以及自动代码生成
• 整合了 RTL、嵌入式、IP、MATLAB     和 DSP 系统的硬件组件
• Xilinx     DSP 目标设计平台的主要组件
  

System generator最新改进的特性如下所示：

• MATLAB 2015B 的支持包括更紧密的集成，有助于 HDL 代码自动生成包含高级 RTL 及目标优化 IP 的组合模型。
• 简化的 IP 不仅有助于上变频、下变频以及标准数字信号处理设计提供高质量结果与性能，同时还可最大限度地减少配置 IP 所需的接口与参数数量。  全新的 IP 包含数字 FIR 滤波器、正弦波发生器、产品以及再量化块。
• Virtex-7、Kintex-7、Artix-7 以及 Zynq-7000 系列的 JTAG 协同仿真支持不仅可得到改善，而且还可充分利用突发模式将性能提高达 45 倍。
• 波形查看器及时序分析仪改善的发送时间和更好的交叉询查支持可帮助排除逻辑故障，为时序关键路径实现可视化。
  

SystemGenerator for DSP 是 Vivado® System Edition Design Suite 的一部分。 借助于 System Generator for DSP，只有少量 FPGA 设计经验的开发人员也可以迅速创建 DSP 算法的生产质量级 FPGA 实现，而所需时间也只是传统 RTL 开发时间的一小部分。

主要特性：

• Vivado     集成
       与     Vivado™ 集成设计环境、IP 核库以及高层次综合相集成的 Xilinx     DSP 目标设计平台部分。快速导入 Vivado 高层次综合     IP ，利用 Simulink 进行建模。自动生成 IP，并导出至     Vivado IP Catalog。将 DSP 算法无缝整合至 Xilinx     All Programmable SoC 或 FPGA 中。
       
       
• DSP     模型化
       利用包含下列功能的 Xilinx 模块集在     Simulink 内构建和调试高性能 DSP 系统：信号处理（如 FIR 滤波器和     FFT）、纠错（如 Viterbi 解码器和     Reed-Solomon 编码器/解码器）、算术、存储器（如 FIFO、RAM     和     ROM）和数字逻辑。
       
       
• 位精确与周期精确的浮点、定点执行
       系统生成器支持位精确与周期精确的定点，以及单、双、定制精确的浮点。
       
       
• 从     Simulink 中自动生成 VHDL 或     Verilog 代码
       从 Xilinx 模块集内实现行为（RTL）产生和目标专用     Xilinx IP 核。生成 IP 快速导入 Vivado     IP Catalog，轻松实现设计重用和模型分享。
       
       
• 硬件协仿真
       一种代码生成选项，让您能够在 Simulink 和     MATLAB 内验证工作中的硬件和加快仿真速度。系统生成器（System Generator）支持硬件平台与     Simulink 之间的以太网（10/100/千兆位）和 JTAG 通信。
  

全面的器件支持:Kintex®-7、Virtex®-7、Zynq®-7000、 Artix®-7、, KintexUltraScale™、VirtexUltraScale

其与传统编译环境相比有如下特点：

1.快速开发性

它提供了适合硬件设计的数字信号处理建模环境，加速和简化了FPGA的数字信号处理系统级硬件设计，不需要编写Verilog代码，只需要搭建模块，并可以实现我们设计的功能，根据我们搭建的模块，可以选择生成Verilog或VHDL代码，我们只需添加一些控制信号进行移植，便为我所用。

2.仿真逼真性

它还提供了系统级设计功能，可以在该设计环境中实现硬件仿真、软件仿真，可以通过读取计算机中的图片进行仿真，并将处理结果显示出来，可视化做的非常好，不用人眼来看图像算法处理前后的数据变化；对于一些有必要看数据变化的设计的仿真，System Generator可以直接点击仿真按钮，便可以实现调用Vivado里的simulator来进行仿真，其仿真文件都是系统帮我们生成的，不用我们写测试激励文件，非常之方便。

下面是system generator与传统代码编写之间的优缺点对比。

关于systemgenerator的配置

我们在Xilinx Design Tools 里找到  System Generator 2015.2 MATLAB Configurator，打开以后，System Generator会自动寻找到计算机中安装的所有MATLAB版本，然后勾选相应的版本，就配置好了System Generator与MATLAB之间的连接。

接下来，我们就可以直接点击System Generator来进行运行软件，而其会自动链接到之前我们配置好的MATLAB版本。然后选择我们放置工程的路径，这里工程的路径一定要是英文路径，而且是C语言字符串要求的那样来定义和命名。熟悉MATLAB的开发人员可能对这个界面非常熟悉：

CommandWindow可以输入执行指令，常用的指令有 clc 和clear；

Workspace里是变量与其对应的值；

CurrentFolder里是当前路径（文件夹）；当我们对某个文件进行操作时，一定要让其保持在当前路径，或者在对文件进行描述时，通过路径索引来描述文件，这些我们后面都会详细讲到。

Details里面是当前选中文件的详细信息；

CommandHistory 会记录我们之前在Command Window里输入的命令。

我们选择新建仿真模型 Simulink Model

进入到这个界面之后，我们选择 Library Browser来选择需要的模块，进而搭建我们所需要的模型。

其中Script里面可以编写指令；Function里可以编写函数；都是生成M文件。

辛苦了，非常不错~~~
好好拜读下