本帖最后由 FPGA课程 于 2024-9-20 13:04 编辑
软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!
1概述FPGA硬件加速是FPGA的重要应用,基于PCIE的硬件加速需要通过PC上位机把需要计算的数据PCIE接口发送给FPGA,FPGA做完运算后,再传送给PC。米联客FPGA PCIE相关教程主要为解决用户对于基于FPGA的PCIE的方案接口应用。本方案提供了一种基于PCIE的可以用于加速的算法的通信构架,在这套构架下,用户可以快速搭建自己的加速应用方案。 2系统构架PC上位机发送数据通过PCIE接口经过XDMA IP 写入到开发板的DDR中,之后通过AXI-GPIO通知开发板数据已经完成发送,数据处理模块接收到AXI-GPIO的信号后,开始从Milianke uifdmadbuf IP中获取DDR中的数据。数据经过处理后经过uifdmadbuf IP写回到DDR中,并且通过XDMA的中断事件通知上位机数据已经处理完毕。
3FPGA代码
图形代码中关键的信号接口引出到顶层,并且编写代码修改PC发送过来的数据,并且回传给PC
4上位机程序设计
上位机的地址分配必须确保和下位机的PCIE板卡中的地址一致
数据的收发代码如下,发送部分每次发送完数据,需要通过user_write函数写GPIO - unsigned int c2h_transfer(unsigned int size)
- {
- double bd=0;
- long s=0;
- long ns=0;
- static struct timespec ts_start, ts_end;
- read_device(h_c2h0,c2h_fpga_ddr_addr[fbuf],size,c2h_align_mem_tmp);
- clock_gettime(CLOCK_MONOTONIC, &ts_end);
- timespec_sub(&ts_end, &ts_start);
- s = ts_end.tv_sec;
- ns = ts_end.tv_nsec;
- bd = 1/(double)(s+(double)ns/1000000000.0);
- clock_gettime(CLOCK_MONOTONIC, &ts_start);
- return (unsigned int)bd;
- }
- void h2c_transfer(unsigned int size,unsigned char *buffer)
- {
- unsigned int vsbuf_ctr_val;
- memcpy(h2c_align_mem_tmp, buffer, size);
- write_device(h_h2c0, h2c_fpga_ddr_addr[wbuf], size, h2c_align_mem_tmp);
- vsbuf_ctr_val = 0x7f & wbuf;
- user_write(ADDR_VSBUF_CTR,vsbuf_ctr_val);
- vsbuf_ctr_val = 0x80 | wbuf ;
- user_write(ADDR_VSBUF_CTR, vsbuf_ctr_val);
- if (wbuf >= 2)
- wbuf = 0;
- else
- wbuf++;
- }
复制代码
5硬件安装注意确保TF卡里面没有程序吗,或者拔掉TF卡。 先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。
6实验结果图片偏粉色是因为Liunx端上截图导致
|