关于以太网RGMII接口和IDELAYE2 原语

请教版主，教程里写的以太网RGMII  RX接口需要加 IDELAYE2 原语且设置延迟值为14；但是B50610  PHY芯片输出给FPGA的RGMII  RX接口默认情况下时钟的采样边沿已经在数据窗口的中心位置了，即默认已经是DDR源同步中心对齐了；为什么还要在 RGMII_RXD 和 RGMII_CTL 进入FPGA后加入 IDELAYE2 原语呢？直接用 RGMII_RX_CLK来采样 RGMII_RXD 和 RGMII_CTL 不行吗？

不行的，还是需要用idelay进行微调

msxbo 发表于 2019-9-30 21:50
不行的，还是需要用idelay进行微调

为了满足路径的时序约束的要求吗？

不是未来满足约束，约束无法精确调整，但是idelay可以精确调整时序

msxbo 发表于 2019-11-4 21:37
不是未来满足约束，约束无法精确调整，但是idelay可以精确调整时序

在IP核目录下的 xdc中修改了idelay，怎么让它重新编译呢？直接generate bitstream貌似是不触发IP核的重新编译的；而如果reset一下IP核，idelay就又变成默认值了。

expjwt 发表于 2020-5-22 22:46
在IP核目录下的 xdc中修改了idelay，怎么让它重新编译呢？直接generate bitstream貌似是不触发IP核的重新 ...

verilog代码中随意加个空格，然后保存，再次编译，VIVADO就会从头开始编译了。