关于AXI GPIO IP使用的疑问

为什么gpio核的gpio引脚展开之后下面是三种管脚？gpio_io_t是什么意思？

IOBUF AXI_GPIO_LED_tri_iobuf_0
       (.I(AXI_GPIO_LED_tri_o_0), //这是输入到 GPIO IP的输入信号
        .IO(AXI_GPIO_LED_tri_io[0]),//这是引出到外部的接口，这个接口上会接LED
        .O(AXI_GPIO_LED_tri_i_0),//GPIO IP输出信号
        .T(AXI_GPIO_LED_tri_t_0)); //三态控制
再看来下 IOBUF 的结构
// IOBUF: Single-ended Bi-directional Buffer
//        All devices
// Xilinx HDL Language Template, version 2017.2
   
IOBUF #(
      .DRIVE(12), // Specify the output drive strength
      .IBUF_LOW_PWR("TRUE"),  // Low Power - "TRUE", High Performance = "FALSE"
      .IOSTANDARD("DEFAULT"), // Specify the I/O standard
      .SLEW("SLOW") // Specify the output slew rate
   ) IOBUF_inst (
      .O(O),     // Buffer output
      .IO(IO),   // Buffer inout port (connect directly to top-level port)
      .I(I),     // Buffer input
      .T(T)      // 3-state enable input, high=input, low=output

在看下AXI-GPIO三态控制寄存器

方向