关于3.3v LVTTL电平和3.3v LVCMOS电平 的疑问

FPGA和某芯片接口，芯片的datasheet上写IO电平是3.3v LVCMOS电平，但是当时做的人没有注意到这点，FPGA与该芯片的接口没有约束成3.3v LVCMOS，所以FPGA相应的IO电平为3.3v LVTTL。。。 在网上查了一些资料，这2中电平标准应该可以互相驱动。。。但是我实际测试发现将FPGA相应的IO约束为3.3v LVCMOS后数据出错的概率大大的减小了。。。 高手们在哪里。。。讨论讨论啊。。。

有关于电压的标准
编辑

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
2供电电源、电平标准以及使用注意事项
编辑

TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意

TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。（VIH是指输入门为高电平的电压值， VIL是指输出门为低电平的电压值）
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7

但是我实际测试发现将FPGA相应的IO约束为3.3v LVCMOS后数据出错的概率大大的减小了。
——这个现象是普遍的吗？
——请楼主给予解答和说明。谢谢。

顶顶帖  灌灌水   生活充满阳光