[X]关闭

[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-12PCIE实现同屏输出HDMI显示器

文档创建者:FPGA课程
浏览次数:203
最后更新:2024-09-14
文档课程分类-AMD-ZYNQ
AMD-ZYNQ: ZYNQ-FPGA部分 » 2_FPGA实验篇(仅旗舰) » 6-FPGA PCIE通信(Win)
本帖最后由 FPGA课程 于 2024-9-14 13:07 编辑

​ 软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!



1概述
        和前面关于”PCIE图片输出到HDMI显示器”的内容基本一致,本方案通过上位机的抓屏功能,把屏幕的图像数据实时发送到开发板,开发板FPGA程序从开发板的DDR中实时读取图像数据输出到显示器就能实现同屏功能了。本方案的FPGA代码和”PCIE图片输出到HDMI显示器”一文的FPGA代码一样。
2系统构架
        本系统采用PCIE上位机使用XDMAIP通过AXIInterconnectIP发送数据到DDR。然后使用Miliankeuifdma_dbuf读取DDR中的RGB数据。通过MiliankeuihdmitxIP对RBG数据进行HDMI输出编码,最后输出至显示屏。

f2d9d1b6673e403a9d8b66af397322a2.jpg
3FPGA代码
ebc48e1f08834780bfbcc569a0db2da9.jpg
85a413e3e8e44ac1ac1bd342576daee4.jpg
        可以看到代码我们都使用基于FDMA的构架,这样非常有利于代码维护,降低工作量。
        本方案中,需要把上位机发送到开发板DDR中的图像数据读出来,然后经过HDMI显示,所以uifdma_dbuf.v中只要完成读DDR数据操作。
4上位机程序设计
9023071724b84994befaed669057cf51.jpg
5硬件安装
        注意先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。7035fc板卡直接使用底板自带的HDMI_OUT接口输出。
62daaa5579924374b14c906738bb5c3d.jpg

6实验结果
b2638bc1cd0a4198bfe5600bf062c795.jpg





您需要登录后才可以回帖 登录 | 立即注册

本版积分规则