XDMA挂DDR，地址为什么必须从0开始

在《米联客2020版FPGA课程(PCIE--Win系统篇)MZU07A》中写道：这里我们把挂在 M_AXI 上的 DDR(对于 MZU07A 挂 BRAM)地址分配从 0 开始(对于 widnows 系统必须为 0)。请问是什么原因导致的，是否可以通过修改driver来解决

uisrc · 发表于 2021-5-18 07:49:16

估计需要研究下驱动源码，看看驱动里面地址如何映射

gghekdmg · 发表于 2023-2-10 09:29:17

可以不从0开始，可以有偏移地址，亲测通过

Lh_qhq6T · 发表于 2023-6-8 16:56:57

什么原因呢？在zynq里面分配0好像有问题呢

Lh_qhq6T · 发表于 2023-6-8 16:57:16

gghekdmg 发表于 2023-2-10 09:29
可以不从0开始，可以有偏移地址，亲测通过

要修改驱动？

您还未登录