DDR MIG 视频教程问题

我在学习Artix FPGA 修炼秘籍 DDR MIG (AXI4) 。根据视频，定制完MIG后，我的结果和视频结果不一样，有什么地方出错了吗。视频中最后的结果是这样的。




我的是这样的。


全部完成后，例子工程是这样的

我的工程是这样的，

我的PLL输出是对的，

不用纠结，可能是软件的问题