fifo 读数据

我用fpga内部时钟将128个64bit的数据写入fifo,用fpga外部引脚输入的512个时钟脉冲（外部时钟脉冲不是一直有的，而且占空比在20%左右）按16bit 读取fifo数据，rd_en有效后，开始给时钟脉冲，为什么前四个时钟脉冲读不上数据，前四个数据都是0，正常的话不是第一个时钟脉冲无效吗？？

我觉得你最好把代码和仿真图都贴出来，方便大家讨论！

个人觉得应该复位的原因吧，FIFO复位前几个时钟不能进行读写操作，你把数据打几拍再写入FIFO试试

FIFO 工作会有延迟的，你最好看看FIFO的datasheet ，FIFO输出的有效数据可以用valid 信号观察，当valid为1的时候代表FIFO的数据有效。

fifo写入与读取位宽不一样大时，有点不一样，确实有需要延时的必要，仿真一下就好了

延迟问题吧，读操作脉冲给的时序不对

用 FIFO 的valid信号和你的读时钟“与”一下来作为读时钟试试。