/*******************************ui7611reg*************************** --1.ADV7611芯片配置寄存器配置表 *********************************************************************/
module ui7611reg ( input [8 :0] I_REG_INDEX, output reg [31:0] O_REG_DATA, output [8 :0] O_REG_SIZE );
assign O_REG_SIZE = 9'd182;
//----------------------------------------------------------------- ///////////////////// Config Data REG ////////////////////////// always@(*) case(I_REG_INDEX) //write Data Index 0 : O_REG_DATA = {8'h98,8'hF4, 8'h80}; //配置,CEC SLAVE ADDRESS 1 : O_REG_DATA = {8'h98,8'hF5, 8'h7c}; //配置,INFOFRAME SLAVE ADDRESS 2 : O_REG_DATA = {8'h98,8'hF8, 8'h4c}; //配置,DPLL SLAVE ADDRESS 3 : O_REG_DATA = {8'h98,8'hF9, 8'h64}; //配置,KSV SLAVE ADDRESS 4 : O_REG_DATA = {8'h98,8'hFA, 8'h6c}; //配置,EDID SLAVE ADDRESS 5 : O_REG_DATA = {8'h98,8'hFB, 8'h68}; //配置,HDMI SLAVE ADDRESS 6 : O_REG_DATA = {8'h98,8'hFD, 8'h44}; //配置,CP SLAVE ADDRESS 7 : O_REG_DATA = {8'h98,8'h01, 8'h05}; //[3:0]寄存器的设置HDMI工作模式为HDMI-component mode,[6:4]设置分辨率60fps 8 : O_REG_DATA = {8'h98,8'h00, 8'h13}; //设置视频输入输出set VID_STD input video HD1X1 output 1280x720 9 : O_REG_DATA = {8'h98,8'h02, 8'hF7}; //[3]=0默认不转换,[1]=1RGB色彩空间,[7:4]=1111,使用默认色彩空间 10 : O_REG_DATA = {8'h98,8'h03, 8'h40}; //OP_FORMAT_SEL=0X40 24bits 4:4:4 SDR MODE 设置SDR模式,P23~P0 输出 11 : O_REG_DATA = {8'h98,8'h04, 8'h62}; //011 - P[23:16] V/R, P[15:8] Y/G, P[7:0] U/CrCb/B ; XTAL = 28.868 MHz 12 : O_REG_DATA = {8'h98,8'h05, 8'h28}; //OP_SWAP_CB_CR寄存器[0]=0,CrCb顺序按照OP_FORMAT_SET寄存器设置来 13 : O_REG_DATA = {8'h98,8'h06, 8'ha7}; //INV_LLC_POL寄存器[0],不调整时钟数据输出相位,INV_HS_POL寄存器[1]HS极性调整,INV_VS_POL寄存器[2]极性调整,INV_F_POL寄存器[3],FIELD/DE极性调整 14 : O_REG_DATA = {8'h98,8'h0b, 8'h44}; //Powers up CP and digital sections of HDMI block; Powers up XTAL buffer to the digital core 15 : O_REG_DATA = {8'h98,8'h0C, 8'h42}; //Chip is operational,Disables power save mode,Powers up the clock to the CP core,Powers up the pads of the digital output pins 16 : O_REG_DATA = {8'h98,8'h15, 8'h80}; //Disable Tristate of Pins 17 : O_REG_DATA = {8'h98,8'h19, 8'h8a}; //LLC DLL phase 18 : O_REG_DATA = {8'h98,8'h33, 8'h40}; //LLC DLL enable 19 : O_REG_DATA = {8'h98,8'h14, 8'h3f}; // 20 : O_REG_DATA = {8'h44,8'hba, 8'h01}; //Set HDMI FreeRun when the TMDS clock is not detected on the selected HDMI port 21 : O_REG_DATA = {8'h44,8'h7c, 8'h01}; // 22 : O_REG_DATA = {8'h64,8'h40, 8'h81}; //Disable HDCP 1.1 features 23 : O_REG_DATA = {8'h68,8'h9b, 8'h03}; //ADI recommanded setting 24 : O_REG_DATA = {8'h68,8'hc1, 8'h01}; //ADI recommanded setting 25 : O_REG_DATA = {8'h68,8'hc2, 8'h01}; //ADI recommanded setting 26 : O_REG_DATA = {8'h68,8'hc3, 8'h01}; //ADI recommanded setting 27 : O_REG_DATA = {8'h68,8'hc4, 8'h01}; //ADI recommanded setting 28 : O_REG_DATA = {8'h68,8'hc5, 8'h01}; //ADI recommanded setting 29 : O_REG_DATA = {8'h68,8'hc6, 8'h01}; //ADI recommanded setting 30 : O_REG_DATA = {8'h68,8'hc7, 8'h01}; //ADI recommanded setting 31 : O_REG_DATA = {8'h68,8'hc8, 8'h01}; //ADI recommanded setting 32 : O_REG_DATA = {8'h68,8'hc9, 8'h01}; //ADI recommanded settin g 33 : O_REG_DATA = {8'h68,8'hca, 8'h01}; //ADI recommanded setting 34 : O_REG_DATA = {8'h68,8'hcb, 8'h01}; //ADI recommanded setting 35 : O_REG_DATA = {8'h68,8'hcc, 8'h01}; //ADI recommanded setting 36 : O_REG_DATA = {8'h68,8'h00, 8'h00}; //Set HDMI input Port A 37 : O_REG_DATA = {8'h68,8'h83, 8'hfe}; //Enable clock terminator for port A 38 : O_REG_DATA = {8'h68,8'h6f, 8'h08}; //ADI recommended setting 39 : O_REG_DATA = {8'h68,8'h85, 8'h1f}; //ADI recommended setting 40 : O_REG_DATA = {8'h68,8'h87, 8'h70}; //ADI recommended setting 41 : O_REG_DATA = {8'h68,8'h8d, 8'h04}; //LF gain equalizer settings for dynamic mode range 1 42 : O_REG_DATA = {8'h68,8'h8e, 8'h1e}; //HF gain equalizer settings for dynamic mode range 1 43 : O_REG_DATA = {8'h68,8'h1a, 8'h8a}; //unmute audio 44 : O_REG_DATA = {8'h68,8'h57, 8'hda}; //ADI recommended setting 45 : O_REG_DATA = {8'h68,8'h58, 8'h01}; //ADI recommended setting 46 : O_REG_DATA = {8'h68,8'h75, 8'h10}; // DDC drive strength 47 : O_REG_DATA = {8'h68,8'h6c ,8'ha3}; //enable manual HPA 48 : O_REG_DATA = {8'h98,8'h20 ,8'h70}; //HPD low 49 : O_REG_DATA = {8'h64,8'h74 ,8'h00}; //disable internal EDID
//edid par 50 : O_REG_DATA = {8'h6c,8'd0 , 8'h00}; 51 : O_REG_DATA = {8'h6c,8'd1 , 8'hFF}; 52 : O_REG_DATA = {8'h6c,8'd2 , 8'hFF}; 53 : O_REG_DATA = {8'h6c,8'd3 , 8'hFF}; 54 : O_REG_DATA = {8'h6c,8'd4 , 8'hFF}; 55 : O_REG_DATA = {8'h6c,8'd5 , 8'hFF}; 56 : O_REG_DATA = {8'h6c,8'd6 , 8'hFF}; 57 : O_REG_DATA = {8'h6c,8'd7 , 8'h00}; 58 : O_REG_DATA = {8'h6c,8'd8 , 8'h20}; 59 : O_REG_DATA = {8'h6c,8'd9 , 8'hA3}; 60 : O_REG_DATA = {8'h6c,8'd10 , 8'h29}; 61 : O_REG_DATA = {8'h6c,8'd11 , 8'h00}; 62 : O_REG_DATA = {8'h6c,8'd12 , 8'h01}; 63 : O_REG_DATA = {8'h6c,8'd13 , 8'h00}; 64 : O_REG_DATA = {8'h6c,8'd14 , 8'h00}; 65 : O_REG_DATA = {8'h6c,8'd15 , 8'h00}; 66 : O_REG_DATA = {8'h6c,8'd16 , 8'h23}; 67 : O_REG_DATA = {8'h6c,8'd17 , 8'h12}; 68 : O_REG_DATA = {8'h6c,8'd18 , 8'h01}; 69 : O_REG_DATA = {8'h6c,8'd19 , 8'h03}; 70 : O_REG_DATA = {8'h6c,8'd20 , 8'h80}; 71 : O_REG_DATA = {8'h6c,8'd21 , 8'h73}; 72 : O_REG_DATA = {8'h6c,8'd22 , 8'h41}; 73 : O_REG_DATA = {8'h6c,8'd23 , 8'h78}; 74 : O_REG_DATA = {8'h6c,8'd24 , 8'h0A}; 75 : O_REG_DATA = {8'h6c,8'd25 , 8'hF3}; 76 : O_REG_DATA = {8'h6c,8'd26 , 8'h30}; 77 : O_REG_DATA = {8'h6c,8'd27 , 8'hA7}; 78 : O_REG_DATA = {8'h6c,8'd28 , 8'h54}; 79 : O_REG_DATA = {8'h6c,8'd29 , 8'h42}; 80 : O_REG_DATA = {8'h6c,8'd30 , 8'hAA}; 81 : O_REG_DATA = {8'h6c,8'd31 , 8'h26}; 82 : O_REG_DATA = {8'h6c,8'd32 , 8'h0F}; 83 : O_REG_DATA = {8'h6c,8'd33 , 8'h50}; 84 : O_REG_DATA = {8'h6c,8'd34 , 8'h54}; 85 : O_REG_DATA = {8'h6c,8'd35 , 8'h25}; 86 : O_REG_DATA = {8'h6c,8'd36 , 8'hC8}; 87 : O_REG_DATA = {8'h6c,8'd37 , 8'h00}; 88 : O_REG_DATA = {8'h6c,8'd38 , 8'h61}; 89 : O_REG_DATA = {8'h6c,8'd39 , 8'h4F}; 90 : O_REG_DATA = {8'h6c,8'd40 , 8'h01}; 91 : O_REG_DATA = {8'h6c,8'd41 , 8'h01}; 92 : O_REG_DATA = {8'h6c,8'd42 , 8'h01}; 93 : O_REG_DATA = {8'h6c,8'd43 , 8'h01}; 94 : O_REG_DATA = {8'h6c,8'd44 , 8'h01}; 95 : O_REG_DATA = {8'h6c,8'd45 , 8'h01}; 96 : O_REG_DATA = {8'h6c,8'd46 , 8'h01}; 97 : O_REG_DATA = {8'h6c,8'd47 , 8'h01}; 98 : O_REG_DATA = {8'h6c,8'd48 , 8'h01}; 99 : O_REG_DATA = {8'h6c,8'd49 , 8'h01}; 100 : O_REG_DATA = {8'h6c,8'd50 , 8'h01}; 101 : O_REG_DATA = {8'h6c,8'd51 , 8'h01}; 102 : O_REG_DATA = {8'h6c,8'd52 , 8'h01}; 103 : O_REG_DATA = {8'h6c,8'd53 , 8'h01}; 104 : O_REG_DATA = {8'h6c,8'd54 , 8'h02}; 105 : O_REG_DATA = {8'h6c,8'd55 , 8'h3A}; 106 : O_REG_DATA = {8'h6c,8'd56 , 8'h80}; 107 : O_REG_DATA = {8'h6c,8'd57 , 8'h18}; 108 : O_REG_DATA = {8'h6c,8'd58 , 8'h71}; 109 : O_REG_DATA = {8'h6c,8'd59 , 8'h38}; 110 : O_REG_DATA = {8'h6c,8'd60 , 8'h2D}; 111 : O_REG_DATA = {8'h6c,8'd61 , 8'h40}; 112 : O_REG_DATA = {8'h6c,8'd62 , 8'h58}; 113 : O_REG_DATA = {8'h6c,8'd63 , 8'h2C}; 114 : O_REG_DATA = {8'h6c,8'd64 , 8'h45}; 115 : O_REG_DATA = {8'h6c,8'd65 , 8'h00}; 116 : O_REG_DATA = {8'h6c,8'd66 , 8'h80}; 117 : O_REG_DATA = {8'h6c,8'd67 , 8'h88}; 118 : O_REG_DATA = {8'h6c,8'd68 , 8'h42}; 119 : O_REG_DATA = {8'h6c,8'd69 , 8'h00}; 120 : O_REG_DATA = {8'h6c,8'd70 , 8'h00}; 121 : O_REG_DATA = {8'h6c,8'd71 , 8'h1E}; 122 : O_REG_DATA = {8'h6c,8'd72 , 8'h8C}; 123 : O_REG_DATA = {8'h6c,8'd73 , 8'h0A}; 124 : O_REG_DATA = {8'h6c,8'd74 , 8'hD0}; 125 : O_REG_DATA = {8'h6c,8'd75 , 8'h8A}; 126 : O_REG_DATA = {8'h6c,8'd76 , 8'h20}; 127 : O_REG_DATA = {8'h6c,8'd77 , 8'hE0}; 128 : O_REG_DATA = {8'h6c,8'd78 , 8'h2D}; 129 : O_REG_DATA = {8'h6c,8'd79 , 8'h10}; 130 : O_REG_DATA = {8'h6c,8'd80 , 8'h10}; 131 : O_REG_DATA = {8'h6c,8'd81 , 8'h3E}; 132 : O_REG_DATA = {8'h6c,8'd82 , 8'h96}; 133 : O_REG_DATA = {8'h6c,8'd83 , 8'h00}; 134 : O_REG_DATA = {8'h6c,8'd84 , 8'h80}; 135 : O_REG_DATA = {8'h6c,8'd85 , 8'h88}; 136 : O_REG_DATA = {8'h6c,8'd86 , 8'h42}; 137 : O_REG_DATA = {8'h6c,8'd87 , 8'h00}; 138 : O_REG_DATA = {8'h6c,8'd88 , 8'h00}; 139 : O_REG_DATA = {8'h6c,8'd89 , 8'h18}; 140 : O_REG_DATA = {8'h6c,8'd90 , 8'h00}; 141 : O_REG_DATA = {8'h6c,8'd91 , 8'h00}; 142 : O_REG_DATA = {8'h6c,8'd92 , 8'h00}; 143 : O_REG_DATA = {8'h6c,8'd93 , 8'hFC}; 144 : O_REG_DATA = {8'h6c,8'd94 , 8'h00}; 145 : O_REG_DATA = {8'h6c,8'd95 , 8'h48}; 146 : O_REG_DATA = {8'h6c,8'd96 , 8'h44}; 147 : O_REG_DATA = {8'h6c,8'd97 , 8'h4D}; 148 : O_REG_DATA = {8'h6c,8'd98 , 8'h49}; 149 : O_REG_DATA = {8'h6c,8'd99 , 8'h20}; 150 : O_REG_DATA = {8'h6c,8'd100, 8'h20}; 151 : O_REG_DATA = {8'h6c,8'd101, 8'h20}; 152 : O_REG_DATA = {8'h6c,8'd102, 8'h20}; 153 : O_REG_DATA = {8'h6c,8'd103, 8'h0A}; 154 : O_REG_DATA = {8'h6c,8'd104, 8'h20}; 155 : O_REG_DATA = {8'h6c,8'd105, 8'h20}; 156 : O_REG_DATA = {8'h6c,8'd106, 8'h20}; 157 : O_REG_DATA = {8'h6c,8'd107, 8'h20}; 158 : O_REG_DATA = {8'h6c,8'd108, 8'h00}; 159 : O_REG_DATA = {8'h6c,8'd109, 8'h00}; 160 : O_REG_DATA = {8'h6c,8'd110, 8'h00}; 161 : O_REG_DATA = {8'h6c,8'd111, 8'hFD}; 162 : O_REG_DATA = {8'h6c,8'd112, 8'h00}; 163 : O_REG_DATA = {8'h6c,8'd113, 8'h32}; 164 : O_REG_DATA = {8'h6c,8'd114, 8'h55}; 165 : O_REG_DATA = {8'h6c,8'd115, 8'h1F}; 166 : O_REG_DATA = {8'h6c,8'd116, 8'h45}; 167 : O_REG_DATA = {8'h6c,8'd117, 8'h0F}; 168 : O_REG_DATA = {8'h6c,8'd118, 8'h00}; 169 : O_REG_DATA = {8'h6c,8'd119, 8'h0A}; 170 : O_REG_DATA = {8'h6c,8'd120, 8'h20}; 171 : O_REG_DATA = {8'h6c,8'd121, 8'h20}; 172 : O_REG_DATA = {8'h6c,8'd122, 8'h20}; 173 : O_REG_DATA = {8'h6c,8'd123, 8'h20}; 174 : O_REG_DATA = {8'h6c,8'd124, 8'h20}; 175 : O_REG_DATA = {8'h6c,8'd125, 8'h20}; 176 : O_REG_DATA = {8'h6c,8'd126, 8'h01}; 177 : O_REG_DATA = {8'h6c,8'd127, 8'h24}; 178 : O_REG_DATA = {8'h64,8'h74 , 8'h01};// enable internal EDID 179 : O_REG_DATA = {8'h98,8'h20 , 8'hf0};// HPD high 180 : O_REG_DATA = {8'h68,8'h6c , 8'ha2};// disable manual HPA 181 : O_REG_DATA = {8'h98,8'hf4 , 8'h00}; default:O_REG_DATA =0; endcase
endmodule |