PL扩展串口uart压力测试

一、配置IP核
1、勾选axi_gp选项


2、将FCLK_CLK0设置为210，原因就是后面扩展串口波特率的上线能达到921600

3、设置AXI Uartlite IP核，对应FCLK_CLK0频率，测试不同的波特率在此处更改就可以了

4、连接相应的ip核，设置相关的接口，查看原理图配置管脚

5、生成bit文件，导出软件开发工具的硬件平台,生成xsa文件file--->Export--->Export Hardware


6、生成vitis工程创建设启动文件fsbl.elf以及设备树代码
tools--->Launch Vitis---->

将fsbl.elf拷贝成zynq_fsbl.elf通过bootgen生成BOOT.bin文件
将pl.dtsi、pcw.dtsi以及system-top.dts中的代码添加到设备树中

二、配置内核驱动
1、make menuconfig
Device Drivers ---> Character devices Serial drivers  --->

2、编译内核，生成uImage



三、编写测试程序
根据第三个参数是r/w，来执行发送和接收，每次发送接收1024个字节，数据是0~255


四、连接两块板卡，tx对rx，rx对tx



附件中是测试代码，自行阅读