关于PCIe部分PIO中修改GTP约束的疑问

汤老师您好，请问在PCIe的PIO程序中，有一步骤是修改GTP管脚约束，因为这个地方的修改和PCIE的硬件设计有关系，可以大概讲一下是为什么吗？我参考的是artix7的资料，我的开发板是7030-ffg676，是不是也要更改呢？

1、由于FPGA的PIN脚可以灵活定义，PCIE万一设计的接口不是和默认的一样呢？这样就需要修改管脚了
2、PIO的例子已经不用了现在用XDMA的方案，建议你学习XDMA的方案
3、XILINX 的PCIE 不管是A7 K7 ZYNQ ultrascal 用法都一样，知识性能位宽差异。

我记得，如果在配置PCIe的IP的时候，使能 lane reversal的话，就可以不用改的。我当时用米联客artix的板子就是每次配置一下，懒得倒腾。