HDMI电平标准选择和硬件设计

米联客的HDMI输出使用的是FPGA直接输出，硬件上差分数据和差分时钟都挂了3.3的上拉电阻，为什么需要这个上拉电阻？另外，代码中的引脚约束使用的是LVDS电平标准而不是TMDS标准，这个是经过实际测试还是有其他依据吗？

HDMI 走的是TMDS差分信号，根据XILINX设计规范必须上拉50R电阻到3.3V，LVDS可以通过电容耦合，然后靠近HDMI的一端上拉到3.3V,变为TMDS信号。所以的测试已经在7带FPGA ultrascale FPGA上完成验证，客户可以放心使用。