[X]关闭

lvds输入输出的FPGA的端口设置

文档创建者:叶随风
浏览次数:5064
最后更新:2019-09-13
悬赏1积分未解决
在使用lvds信号进行输入输出时,FPGA的端口应该如何配置

发表评论已发布 1

uisrc

发表于 2019-9-13 09:01:19 | 显示全部楼层

参考下,XILINX FPGA LVDS 差分时钟原语、IObuf 原语 调用 https://www.osrc.cn/forum.php?mo ... &extra=#pid2392
越努力越幸运!加油!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则