关于S03-CH06_AXI_VDMA_OV7725中HDMI模块引脚约束的问题

我用的板子是MIZ701开发板，工程的BLOCK图中HDMI模块引出了8个端口，但是引脚约束中仅仅约束了四个（HDMI_CLK_P，HDMI_D0_P，HDMI_D1_P，HDMI_D2_P），而且还有一个无端口的约束set_property PACKAGE_PIN R19 [get_ports HDMI_HPD]（这个HDMI_HPD端口在BLOCK中是没有的）。综合什么的都正常，最后也成功生成比特流了。疑问：这种少了和多了引脚约束不应该报错吗？还有HDMI只传输视频信号的话仅仅操作HDMI_CLK_P，HDMI_D0_P，HDMI_D1_P，HDMI_D2_P这四个信号就行吗？

终于找到问题了，顶层文件不是默认生成的，米联修改过输出