米联客 基于FPGA实时缩放算法IP设计开源项目

1核心特点

基于FPGA实时缩放算法，可以自由设置缩放比例大小，模块化参数化设计，且已在XILINX平台上部署，可供诸位工程师参考和验证。

2 IP介绍

具体使用只需要更改其中的xiantu中这一块的分辨率即可，yuantu则表示原本的分辨率,它可进行多分辨率显示适配：比如在监控系统中，可将同一视频源同时缩放到不同分辨率。

下图是加了缩放模块的资源消耗：

下图是未加入缩放模块的资源消耗：

对比下来，可以看到此IP的FPGA资源消耗：

逻辑单元（LUT）：约3K左右；DSP模块：2个

3 方案演示

下面是放大的效果图：

左边是分辨率位640*480的原图，右边是经过放大的图，这个放大的图的分辨率位1200*680。

然后是缩小的效果图：

左边是分辨率位640*480的原图，右边是经过缩小的图，这个放大的图的分辨率位350*300。

4 FPGA缩放与其他缩放方案对比

例程下载地址
链接: https://pan.baidu.com/s/1Hzr2zuCfzQgIf5smtWL_ug?pwd=spbr

提取码: spbr