UISRC工程师学习站's Archiver
首页
›
AMD-FPGA
› AXI Uartlit IP核使用问题
angnwfic
发表于 2021-11-24 09:46:40
AXI Uartlit IP核使用问题
由于ZYNQ自带的串口不够用,所以我使用AXI Uart IP 核添加了一个串口,使用petalinux生成系统后,可以打开该串口,但是收不到数据,然后我在IP核的AXI部分添加了一个ILA核观测数据,发现在AXI部分可以检测到数据已经发出去了,但是却没有数据回来,这是为什么,是我的用法不对吗?
15013717370
发表于 2022-4-20 17:38:14
请问有解决吗?
页:
[1]
查看完整版本:
AXI Uartlit IP核使用问题