XDMA挂DDR,地址为什么必须从0开始
在《米联客2020版FPGA课程(PCIE--Win系统篇)MZU07A》中写道:这里我们把挂在 M_AXI 上的 DDR(对于 MZU07A 挂 BRAM)地址分配从 0 开始(对于 widnows 系统必须为 0)。请问是什么原因导致的,是否可以通过修改driver来解决 估计需要研究下驱动源码,看看驱动里面地址如何映射 可以不从0开始,可以有偏移地址,亲测通过 什么原因呢?在zynq里面分配0好像有问题呢 gghekdmg 发表于 2023-2-10 09:29可以不从0开始,可以有偏移地址,亲测通过
要修改驱动?
页:
[1]