process system reset IP 复位信号的使用连线.
CH07XDMA 传图文档，MA703使用的是三个AXI Interconnect进行AXI接口的连接；mk7325用了一个axiclock converter和两个AXI Interconnect连接的，他们的bd文件中的AXI Interconnect_2的复位信号取自process system reset IP的复位端口不一样，一个interconnect-aresetn;另一个是peripheral_aresetn。这有什么不同？？BD文件中，特别是添加了一个process system reset IP里面的时钟和复位很多，能不能讲下时钟和复位使用和连线？
复位只要注意尽量确保复位时钟和复位信号是同步的，因为XILINX 的IP设计一般都是采用的同步复位电路，所以上图的两种方法都是可以的，只是下图的方式我看到更多XILINX官方给的demo会这么联。
另外系统设计中有些复位可能要严格要求同步，如果不是同步的，可能会有时序报错，这个不一定是有问题，所以根据习惯能同步的就同步，如果同步麻烦的但是对复位没什么要求的，根据情况是否选择不同步(有可能复位的初始值不对)。
页:
[1]